手机版

基于VHDL的数字电子钟系统设计(9)

发布时间:2021-06-06   来源:未知    
字号:

集大集成软件设计,电子钟设计

就从你设置的时间开始计时,就实现了时间设置功能。

(以上只是各个模块的一小段VHDL程序,详细的程序请看附录。)

十、各个模块的波形仿真结果:

图2

结果分析:预置初始值为0,因此由0计数到59,之后出现进位clk1=1. 2、minute模块

图4

结果分析:预置初值为12,因此由12计数到59,最终回0,波形注释大致和second模块注释一样。

3、Hour模块:

基于VHDL的数字电子钟系统设计(9).doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印
×
二维码
× 游客快捷下载通道(下载后可以自由复制和排版)
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
注:下载文档有可能出现无法下载或内容有问题,请联系客服协助您处理。
× 常见问题(客服时间:周一到周五 9:30-18:00)