CH374中文手册(一)(6)

0FH-1FH 20H-27H 28H-2FH 30H-37H 38H-3FH 40H-7FH C0H-FFH 80H-BFH 40H-7FH C0H-FFH 80H-BFH 0EH位0 0EH位2 0EH位1 0EH位3

6、功能说明

6.1. 单片机接口

CH374中文手册（一）

6.2. 并行接口

保留 保留

BIT_HOST_TRAN_ISO 保留

RAM_ENDP0_TRAN RAM_ENDP0_RECV RAM_ENDP1_TRAN RAM_ENDP1_RECV RAM_ENDP2_TRAN RAM_ENDP2_RECV RAM_ENDP2_EXCH RAM_HOST_TRAN RAM_HOST_RECV RAM_HOST_EXCH BIT_HOST_START

７

主机传输启动控制：

0=暂停；1=启动传输，完成后自动清0

读出的数据无意义且必须写0 读出的数据无意义且必须写0 主机发送的传输类型：

0=控制/批量/中断传输；1=同步/等时传输

禁止读写

USB设备方式下的端点0发送缓冲区 USB设备方式下的端点0接收缓冲区 USB设备方式下的端点1发送缓冲区 USB设备方式下的端点1接收缓冲区 USB设备方式下的端点2发送缓冲区 USB设备方式下的端点2接收缓冲区 USB设备方式下的端点2备用缓冲区 USB主机方式下的发送缓冲区 USB主机方式下的接收缓冲区 USB主机方式下的备用缓冲区

0/? 0/? 0

???????? ======== ======== ======== ======== ======== ======== ======== ======== ======== ========

CH374芯片在本地端提供了通用的8位被动并行接口和SPI同步串行接口（CH374G只支持SPI接口方式）。在CH374芯片上电复位时，CH374将采样CS#、WR#和RD#引脚的状态，如果WR#和RD#都为低电平（接地）并且CS#为高电平（接正电源），那么选择SPI串行接口，否则选择并行接口。

CH374芯片INT#引脚输出的中断请求默认是低电平有效，可以连接到单片机的中断输入引脚或普通输入引脚，单片机可以使用中断方式或查询方式获知CH374的中断请求。为了节约引脚，单片机可以不连接CH374的INT#引脚，而直接查询CH374的中断标志寄存器REG_INTER_FLAG获知中断。

并口信号线包括：8位双向数据总线D7～D0、读选通输入引脚RD#、写选通输入引脚WR#、片选输入引脚CS#和地址输入引脚A0。通过被动并行接口，CH374芯片可以很方便地挂接到各种8位单片机、DSP、MCU的系统总线上，并且可以与多个外围器件共存。

CH374芯片的CS#由地址译码电路驱动，用于当单片机具有多个外围器件时进行设备选择。 对于类似Intel并口时序的单片机，CH374芯片的RD#引脚和WR#引脚可以分别连接到单片机的读选通输出引脚和写选通输出引脚。对于类似Motorola并口时序的单片机，CH374芯片的RD#引脚应该接低电平，并且WR#引脚连接到单片机的读写方向输出引脚R/-W。

下表为并口I/O操作的真值表（表中X代表不关心此位，Z代表CH374三态禁止）。 CS# WR# RD# A0 D7-D0 对CH374芯片的实际操作 1 0 0 X X/Z CH374芯片上电复位时开始采样，用于选择SPI接口方式 1 X X X X/Z 未选中CH374，不进行任何操作 0 1 1 X X/Z 虽然选中但无操作，不进行任何操作 0 0 1/X 1 输入 向CH374写入索引地址，即其后进行读写操作的起始地址 0 0 1/X 0 输入 向指定地址写入数据，完成后索引地址递增，便于连续读写 0 1 0 0 输出 从指定地址读出数据，完成后索引地址递增，便于连续读写 0 1 0 1 输出 从指定地址读出数据，索引地址不变，便于读出修改后写回 CH374芯片占用两个地址位，当A0引脚为高电平时选择索引地址端口，可以写入新的索引地址，或者读出数据但保持索引地址不变；当A0引脚为低电平时选择数据端口，可以读写索引地址对应的