基于VerilogHDL的2PSK调制解调器的设计(5)

一起学习吧

图3.1 2PSK

的相干解调原理图

图中经过带通滤波的信号在相乘器中与本地载波相乘，然后用低通滤波器滤除高频分量，在进行抽样判决。判决器是按极性来判决的。即正抽样值判为1，负抽样值判为0。2PSK相干解调系统框图及各个测试行波形如下图3.2：

定时脉冲 ↑ 0 ↑b

a

信号(对第一个Ts实际为-sin ct)

b

本地载波(实际为sin ct)

c

对第一个Ts，相乘后的信号号为

11 4

2( ct) cos(2 ct) 1 cos(t) 1

22 Tc

d

e

2.2 拟解决的主要问题：

第一个Ts内低通滤波后的信号

抽样判决后的信号 负值判为1，正值判为0

图3.2 各个测试点波形

1、了解有关2PSK调制解调器的实现方法、手段等技术。

2、需要掌握2PSK调制以及解调系统的工作原理，设计一个2PSK调制解调器。

3、学习Verilog HDL语言、学会在ModelSim软件上完成波形仿真，并进行分析。

一起学习吧

4、总结设计实现，完成撰写毕业论文工作。

三、 研究的方法与技术路线

1、文献法

查阅文献资料，深入理解掌握2PSK调制解调器的基本知识，掌握调制和解调的工作原理和基本方法。

2、实验法

学习并且运用ModelSim软件，学习使用Verilog HDL语言，编写相应的程序，实现信号的产生、调制以及解调。

四、可行性分析与进度安排

Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。

Verilog HDL就是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，它是由GDA(Gateway Design Automation)公司的PhilMoorby在1983年末首创的。Verilog HDL的最大优点是：它是一种非常容易掌握的硬件描述语言。只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。2PSK调制解调器整个设计过程采用Verilog HDL语言实现，具有良好的可行性。

进度安排：

1、10月下旬至12月中旬：搜集相关资料，熟悉ModelSim软件的使用，了解课题要求、完成文献综述、外文翻译、开题报告撰写等工作。

2、12月下旬至3月下旬：调制解调器方案细化，编写Verilog HDL程序，在软件上调试、仿真。

3、4月上旬至4月中旬：整理资料，优化程序和设计，并开始撰写毕业论文。

4、4月下旬至5月4日：修改并完成毕业设计论文。 5、5月19日：毕业设计答辩。

想要借鉴毕业论文的朋友可加微信：kongkongdove