数字电路选择题(3)

发器

7．集成十进制加法计数器初态为Q3Q2Q1Q0=1001,经过5个CP脉冲后,计数器状态为（ ）

A、0000 B、0100 C、0101 D、1110 ８．下面说法错误（

A和B中读CC

、M

O

S

、

任写

译

或

R

、

R

A

M动A意信

息码

非

M

指

电门

路组

采成

用

指

定

分

）为

态在

存的

储位

静

态

RR

AA器置

MM

的是

9．用容量为16K×8位存储芯片构成容量为64K×8位的存储系统，需（ ）片

16K×8位存储芯片,需( )根地址线,( )根数据线。

A、 4,16,8 B、4,14,8 C、2,16,8 D、2,14,16 10．集成单稳态触发器的暂稳态维持时间取决于( )。

A、 R、C元件参数 B、 所用门电路的传输延迟时间 C、 触发脉冲持续的时间 D、 器件本身的参数

一、选择题（2×10分）

1、F=AB+CD的真值表中，F=1的状态有：（ ）

a、2个 b、4个 c、6个 d、8个 2、在系列逻辑运算中，错误的是：（ ）

a、 若A=B，则AB=A b、若1+A=B，则1+A+AB=B c、 A+B=B+C，则A=C d、都正确

3、双输入CMOS与非门如右图，输出Z为：（ ）

a、Z=A b、Z=A c、Z=0 d、Z=1 4、欲使一路数据分配到多路装置应选用带使能端的：（ ）

a、编码器 b、译码器 c、选择器 d、比较器 5、JK触发器在CP脉冲作用下，欲使Qn+1=1，则必须使：（ ）

a、J=1，K=0 b、J=0，K=0 c、J=0，K=1 d、J=1，K=1

6、触发器的状态转换图如下，则它是：

A=1

A ＆

10k

（ ）

a、 RS触发器 b、D触发

器

c、JK触发器 d、T触发器

7、将三角波变换为矩形波，需选用：（ ）

a、施密特触发器 b、多谐振荡器

Q

1

c、双稳态触发器 d、单稳态触发器

8、 如 图 所 示 时 序 逻 辑 电 路 为（ ）。

a、 移位 寄 存 器

b、 同步 二 进 制 加 法 计 数 器 c、 异 步 二 进 制 减 法 计 数 器

c、 异 步 二 进 制 加 法 计 数 器

D0

RDC

9、 逻 辑 电 路 如 图 所 示， 当 A=“0”，B=“1” 时，C脉 冲 来 到 后 D 触 发 器 ( )。

a、置“0” b、保 持 原 状 态 c、置“1” d、具 有 计 数 功 能

B

Q1

10、 如图所示逻辑电路为（ ）。

a、 同步二进制加法计数器 b、 异步二进制加法计数器 c、 同步二进制减法计数器 d、 异步二进制减法计数器

R

18.三态输出与非门电路如图所示，已知其输出端F=0，则其输入端A、B、EN的状态分别为（ ） A.0、0、0 B.0、1、0 C.1、0、1 D.1、1、1

19.设逻辑表达式F=A+B+C=0，则A、B、C分别为（ ） A.0、0、0 C.0、1、1

B.1、0、0 D.1、0、1

20.如图所示，设触发器的初始状态为0，当时钟脉冲C到来后，触发器的状态将为（ ） A.0 B.1 C.高阻

D.时钟脉冲C

一、单项选择题（在每小题的备选答案中选出一个正确的答案，并将答案的号

码

填在括号内。每小题1分，共8分） 1．变量A、B、C、D的何种组合后

（ ）。

(1)0101 (2)1011 (3)0110 (4)1100

2．构成一个12进制加法计数器共需------个触发器。 （1）3 （2）10 （3）2 （4）4

3．在一个N位计数器中，时钟信号到达时，各触发器的翻转同时进行，这种触发器称为( )。

（1）同步计数器 （2）异步计数器 （3）时空计数器 （4）移位寄存计数器

4．用若干RAM实现位扩展而组成多位的RAM时，其方法是将下列选项中的（ ）以外的部件相应地并联在一起。

（1）地址线 （2）数据线 （3）片选信号线 （4）读/写线 5．如果计数器是按8421编码方式进行计数，则称为（ ）。

（1）二进制计数器 （2）十进制计数器 （3）循环码计数器 （4）可逆计数器

6．指出下列各种触发器中，哪些可以用来构成移位寄存器和计数器（ ）。 （1）基本RS触发器（2）边沿JK触发器（3）同步RS触发器（4）同步D锁存

器 7．图示电路中设原状态Q2Q1=00，经过一个CP脉冲后，Q2Q1状态应为（ ）。 （1）00 （2）01 （3）10 （4）11

18.逻辑电路如图所示，已知Q2端输出脉冲的频率为f2，则输入时钟脉冲CP的频率为( ) A. B.

1f2 4

1f2 2

C. 2f2 D. 4f2

19.设图示触发器当前的状态为Qn，则时钟脉冲到来后，触发器的状态Qn+1将为( ) A. 0 B. 1 C. Qn D.Qn

20.图示逻辑电路的输出状态为( )

A. 1 B. 0 C. 高阻

D. 不能确定 17．图示逻辑电路的输出状态为（ ） A．高电平（1） B．低电平（0） C．高阻 D．不能确定

18．图示电路中，VA＝3V，VB＝0V，若二极管的正向压降忽略不计，则VF为（ ） A．－12V B．－9V C．0V D．3V

19．无论J－K触发器原来状态如何，当输入端J＝1、K＝0时，在时钟脉冲作用下，其输出端Q的状态为（ ） A．0 C．保持不变

B．1 D．不能确定

20．逻辑电路如图所示，其对应的逻辑表达式为（ ）