组容量= 页面容量/ 组数= 16K X8 位/ 16 = 1K X8 位,16 片1K X8 位字串联成16K X8 位
组内片数= 组容量/ 片容量= 1K X8 位/ 1K X4 位= 2 片,两片1K X4 位芯片位并联成1K X8 位
存储器逻辑框图:(略)。
13. 设有一个64K X8位的RAM芯片,试问该芯片共有多少个基本单元电路(简称存储基元)?欲设计一种具有上述同样多存储基元的芯片,要求对芯片字长的
选择应满足地址线和数据线的总和为最小,试确定这种芯片的地址线和数据线,并说明有几种解答。
解:存储基元总数= 64K X8 位= 512K 位= 219位;思路:如要满足地址线和数据线总和最小,应尽量把存储元安排在字向,因
为地址位数和字数成2 的幂的关系,可较好地压缩线数。
设地址线根数为a,数据线根数为b,则片容量为:2a Xb = 2 19; b = 2 19-a;
若a :19 ,b1,总和= 19+120
a =18 ,b
=
2,总和
18+2
=
20
a =
17,
b
=
4,总和= 17+4
=
21
a =
16,b
=
8,总和= 16+8
=
24
由上可看出:芯片字数越少,芯片字长越长,引脚数越多。芯片字数减1、芯片位数均按2的幕变化。
结论:如果满足地址线和数据线的总和为最小,这种芯片的引脚分配方案