2020年新编信息与通信工程专业英语(第2版)-韩定定(7)

化，但这些忽略或假定有可能会在以后导致找不到根本原因的失败。由于时序变得更加严格，对于现代设计者来说过去能做的简化会变得越来越少。本书将会描述如何使大量的会导致不可追踪的问题的变量协同工作。如果没有处理大量变数的方法，无论设计者实际有多懂系统，一个设计最终都会成为凭臆测而进行的工作。处理所有变数的最后一步常是最难而且最易被设计者忽视的一部分。因不具备处理大量变数的能力，设计者最终将采取校对一些解决点并且希望这些能代替所有已知的条件。虽然有时这些方法是不可避免的，但这将成为危险的猜测游戏。当然，在设计中一定的猜测是存在的，但系统设计师的目标是使不确定因素最小化。

3. 过去和将来

Gordon Moore, Intel 公司的奠基人，曾预测计算机的性能将会每18 个月翻一番。历史证实了这一有洞察力的预测。显著地，计算机的性能大约每1 年半会翻一番，并且其价钱在大幅度下降。与处理器性能相关的度量是其内部时钟速率。图3 通过几个处理器的内部时钟速率展示了处理器的历史。到本书出版时为止，本章中即使是最快的处理器都会变得使人不以为然。这是因为计算机速度是按指速规律增长的。随着核心频率的增加，会需要更快的总线数据速率，因为总线要为处理器提供数据。如图4 所示，这导致了连接件的变化时间应按指数规律减小。时间减少意味着适当地考虑任何会导致到达接收机的数字波形的不确定性变得更重要。这是导致数字设计越来越困难的两个障碍的根本原因。第一个障碍很简单，即在一个数字设计中需要考虑的变数的绝对数量会增加。当频率增加时，新的，在较低的速率时可以被忽视的效应，会开始变得明显。通常来讲，系统设计的复杂性随着变量数量的增加按指数规律增长。第二个障碍是在过去设计中可以被忽视的效应，必须以非常高的精度来建模。通常这些模型在本质是三维的，或者需要非常专业的模拟技术，这已超出了数字设计师的学科范围。障碍可能对于处理器的外围器件更加意义深远，因为它们发展得很慢，但仍需要支持不断发展的处理器的越来越多需求。

上述的问题导致了目前的现状：需要解决新的问题。能够解决这些问题的工程师才能够定义未来DSP 技术的发展。本书将致力于使读者掌握实际中进行现代高速数字设计必须掌握的技能及足够的理论，这些知识会帮助读者解决作者可能还没有遇到过的问题。