电大电工电子技术形成性考核作业(全)(14)

电大电工电子技术形成性考核作业(全)

组合逻辑电路的特点是：从逻辑功能上看：输出只与当时输入的逻辑值有关，而与该时刻之前的输入及电路状态均无关，或称其没有记忆功能。从电路结构上看，构成组合逻辑电路的各门电路之间没有反馈环路。

4. 对组合逻辑电路的分析步骤是什么？ 在逻辑图中，对每个门的输出端加以标注，写出每个门输出的逻辑函数表达式，将每个门输出的逻辑函数表达式进行迭代，并进行必要的化简；最后写出真值表，并说明该电路的用途。

5. 结合图1电路图，简述其执行置位功能的过程。

图1

当S 0，R 1时，置位端为有效电平，使与非门U1输出高电位，实现置位功能，即Q 1。此时，与非门U2的两输入为R 1，Q 1，使输出Q 0。满足两输出为互补条件。

6. 主从型JK触发器，在CP上升沿的作用下，其动作有何特点？

主从型JK触发器，又称为电位触发型方式，其动作特点是：时钟CP上升沿到来前一刻瞬间，J、K接收输入信号，并要求在CP=1期间，输入状态保持稳定。时钟下降沿到来后产生输出。

7. 边沿型JK触发器，在CP脉冲信号的作用下，其动作有何特点？（分为负边沿、正边沿两种情形）

负边沿（下降沿触发型）：CP下降沿到来的前一刻瞬间，J，K接收输入； CP下降沿到来后产生输出。正边沿（上升沿触发型）：CP上升沿到来前一瞬间，J，K接收输入；CP上升沿到来后产生输出。

＋

8.写出JK触发器的特性方程，并确定下述几种情形下的输出次态（Qn1）、 说明触发器所对应的功能。

nn＋1

当J=1时，若Q=0时，Q=1（置1）

nn＋1

当K=1时，若Q=1时，Q=0（置0）

nn＋1n

当J=0、K=0时，初态为Q时，Q =Q（保持）

当J=1、K=1时，初态为Q时，Q =Q（翻转）

n

n＋1

n

三、 综合题

1. 一个三位二进制数码由高位至低位分别送至电路的三个输入端，要求三 位数码中有奇数个1时，电路输出为1，否则为0。试画出逻辑图。 (1) 列真值表