简单组合逻辑电路的设计实验报告

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

实验日期：2009/11/25 实验室：229 座位号：4

清华大学电子工程系

电子技术实验报告

数字实验二：简单组合逻辑电路的设计

班级：无86 姓名：戴扬 学号：2008011191 实验日期：2009/11/25 交报告日期: 2009/12/4

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

一、 实验目的

（1） 理解用中小规模集成电路组成组合逻辑电路的分析与设计方

法；

（2） 通过全加运算电路和全减运算电路的设计熟悉原码、反码、补

码的概念。及用补码实现减法运算的方法

二、 实验任务

（1） 用给定的小规模数字集成电路，设计并安装一个两位全加电

路，实现C=A+B的运算（A和B分别为0~3的数），并用数码管显示运算结果；

（2） 用给定的小规模数字集成电路，设计并安装一个两位减法运算

电路，实现C=A-B的运算（A和B分别为0~3的数），并用数码管显示运算结果；

三、 实验原理

参见《电子电路实验》第121~123页；

四、 实验内容 必做内容： 全加运算电路：

用数码管显示计算结果。要求显示出（1~3）+（1~3）的结果； 选做内容一：

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

两位2进制减法运算电路：

用补码和借位信息显示差值用数码管显示计算结果。要求显示出（1~3）-（1~3）的结果； 选做内容二：

两位二进制减法运算电路：

用原码和正负号显示差值的。用数码管显示计算结果。要求显示出（1~3）-（1~3）的结果； 研究内容：

可控加、减、乘法运算器：

用给定的异或门、其他门电路及两个电平开关（S1、S2）设计一个电路，实现如下电路，实现如下功能：当两个电平开关S1、S2接通低电平时，电路实现两个两位二进制数相加（C=A+B）。当S1接通低电平，S2接通高电平时，电路实现两个二进制数相减（C=A-B），且当A≥B时，数码管显示出相减的数值，当A<B时显示出负号及用原码表示的差值。当S1接通高电平时，电路实现两个两位二进制数的相乘（C=A×B）；

五、 注意事项

（1） 集成电路的管脚要确保有效地插入面包板上，不要让管脚窝在

集成电路下面构成漏接；

（2） 对于TTL（74LS系列等）电路来说，输入端开路可认为是输

入高电平，但抗干扰能力差，为保证电路工作稳定，输入端

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

尽量要接入一固定的逻辑电平，尤其是使能端。而对于CMOS电路，（如74HC系列及4000系列）输入端不能悬空；

（3） 接插电路时要认真检查，不要有短路和漏接，尤其要注意电源

线和地线不要漏接；

（4） 要学会用万用表查错，首先要检查电源和地（集成电路管脚

处），如当一个与非门的输入信号正确，而输出不对时，在电源和地线都正确的前提下，若输出为低电平，就要检查集成电路输入管脚是否有信号，因为这经常是由于输入端开路（接线接触不良）引起的，此时输入管脚直流电压值为约1.2V；若输出为高电平，往往是由于输入端误接地引起的。如果输入及输出电压同时为2V左右的直流电压，有可能是因为输入端和输出端短路引起的；

六、 实验数据记录及处理

以下所示实验均使用Multisim10进行了仿真。在仿真时使用了单刀双掷开关分别将两端介入Vcc和GND，等效成电平开关。数码管使用了与试验箱上相同的4输入译码的数码管。 1、全加运算电路：

用数码管显示计算结果。要求显示出（1~3）+（1~3）结果； 电路设计：

首先设计一位全加器：

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

真值表如下：

An

Bn

Cn 1

Dn Cn

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 1 0 1 0 0 1

0 0 0 1 0 1 1 1

卡诺图如下：

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

由卡诺图可得逻辑表达式：

Sn An Bn Cn 1 Cn AnBn Cn 1(An Bn)

由逻辑表达式可得逻辑电路图： （Cn 1默认接GND）

仿真结果如下： 0+0：

1+0：

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

0+1：

1+1：

由此可见，仿真符合预期。在实验时，我照前图接线，发现结果与仿真时完全相同，证明一位全加器设计正确。

二位全加器只须将两个一位全加器级联即可，逻辑电路图如下：

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

仿真结果举例如下： 0+0：

0+1：

2+1:

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

3+3：

实际实验结果如下：

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

实际结果与仿真结果相同，所以设计正确。

2、两位2进制减法运算电路：

用补码和借位信息显示差值用数码管显示计算结果。要求显示出（1~3）-（1~3）的结果 电路设计：

用补码来表示负数，减法就变成了加法，所以减法器就可以用加法器来实现。相加结果的最高位有进位，则表示结果非负，即没有借位；

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

反之则为负。用数码管显示借位，显示1表示结果为负数，各数码管的数值（1或0）显示为补码表示的差值；显示0表示结果为正数，各数码管显示为原码表示的差值。

电路实现上，用反相器减数的各位分别求反，再将最低位的进位置为1，故输入加法器的是减数的补码。最高位的进位通过一个倒相器接符号位数码管。

设计电路如下：（Cn 1默认接Vcc）

仿真结果举例如下： 2-2：

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

3-1：

2-3：

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

实验结果如下：

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

实际结果与仿真结果相同，故设计正确。

3、两位二进制减法运算电路：

用原码和正负号显示差值的。用数码管显示计算结果。要求显示出（1~3）-（1~3）的结果。 电路设计：

如果计算结果的最高位有进位，则表示结果为非负；如果无进位，则表示结果为负数。所以将最高位的进位（即 C1）取反后接发光二极管，在结果为负数时亮，以显示负号。计算结果无论正负均要输出原码。 S0、S1 是减法器的输出，C1 是最高位的进位，D0、D1 是用原码表示的输出结果。列出真值表及卡诺图如下：

C1

S1

S0

D1 D0

1 1 1 0

1 1 0 0 0

1 0 1 0 1

1 1 0 0 1

1 0 1 0 1

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

0 0

所以可得：

1 1

0 1

1 0

0 1

D0 S0；D1 S1S0 S1C1 S1S0C1 S1 (S0C1)；

设计电路如下：

仿真结果举例如下： 3-1：

清华大学电子技术实验——数电实验2——简单组合逻辑电路的设计

1-3：

2-3：