第2课 Verilog设计入门

第2课

Verilog设计入门

3.1 组合电路的Verilog描述3.1.1 2选1多路选择器及其Verilog描述

3.1 组合电路的Verilog描述3.1.2 4选1多路选择器及其case语句表述方式

3.1 组合电路的Verilog描述3.1.3 4选1多路选择器及其数据流描述方式

3.1 组合电路的Verilog描述3.1.4 4选1多路选择器及其if语句描述方式

5.1 过程中的两类赋值语句5.1.1 阻塞式赋值 5.1.2 非阻塞式赋值

5.1 过程中的两类赋值语句5.1.2 非阻塞式赋值

5.1 过程中的两类赋值语句5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点

5.1 过程中的两类赋值语句5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点

5.1 过程中的两类赋值语句5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点

5.1 过程中的两类赋值语句5.1.3 深入认识阻塞赋值和非阻塞式赋值的特点

3.1 组合电路的Verilog描述3.1.5 加法器及其Verilog描述 1. 半加器描述

3.1 组合电路的Verilog描述3.1.5 加法器及其Verilog描述 1. 半加器描述

3.1 组合电路的Verilog描述3.1.5 加法器及其Verilog描述 1. 半加器描述

3.1 组合电路的Verilog描述3.1.5 加法器及其Verilog描述 1. 半加器描述

3.1 组合电路的Verilog描述3.1.5 加法器及其Verilog描述 1. 半加器描述