简易数字信号传输性能分析仪

简要介绍资料的主要内容,以获得更多的关注

简易数字信号传输性能分析仪

摘要：本系统简易数字信号传输性能分析仪以FPGA为核心，由M序列信号发生器、低通滤波器、电压加法电路及数字信号分析电路等部分组成。M序列信号采用线性移位寄存器实现，其中伪随机信号和三个四阶巴特沃斯低通滤波器来模拟传输信道，数字信号分析电路由去噪电路、整形电路、同步时钟提取电路和解码电路组成。本系统能实现数字信号传输性能测试。经测试，本系统能够产生步进10KHz的M序列，低通滤波器带外衰减大于40dB/十倍频，其通带增益0.2~4.0连续可调，误码率小于1%，伪随机信号在100mv~TTL电平之间变化，，且在低信噪比下能提取出稳定的同步信号，并正确显示信号的眼图，此外，本系统还具有产生归零码，PCM码等功能，较好的完成了设计任务所要求的技术指标。

关键字：同步时钟滤波信道传输眼图

1

简要介绍资料的主要内容,以获得更多的关注

一、系统方案及论证

1．1方案比较及选择

1.1.1数字信号发生器方案比较

方案一：m序列数字信号V1和伪随机信号由专用集成电路搭建。

方案二：m序列数字信号V1和伪随机信号V3由可编程逻辑器件FPGA来实现。

方案一产生序列速度很快，但因硬件电路固有的不便修改特性，该方法仅仅对一些本原多项式有效，而方案二可方便修改输出序列，且简化了运算，而且产生序列速度也比较快，所以采用方案二实现数字信号发生器和伪随机信号发生器。

1.1.2提取同步信号方案比较

方案一：利用FPGA产生超前滞后的位提取锁相环电路。但这种锁相环要求的输入时钟范围是10MHz~100MHz，它对于低速数据显得无能为力。而且，对于中低档FPGA来说，锁相环是稀缺资源，很多时候被用作系统时钟锁相。

方案二：对输入信号进行脉冲计数，计算输入信号数据率，进行数据匹配后，产生同频率同步时钟输出。

由于方案一中锁相环电路对输入信号具有大于10MHz的要求，而本设计最大输入频率为100KHz，该方案否决。方案二对输入信号频率要求不高，只要小于FPGA系统时钟即可得出同步时钟频率，但当输入信号频率较大时，可能产生较大误差，但对本系统而言，可对误差微调，故选择方案二。

1.1.3滤波放大电路方案比较

方案一：采用贝塞尔滤波电路

方案二：采用切比雪夫滤波器

方案三：采用巴特沃斯滤波器

切比雪夫滤波器通带纹波较大，阶跃响应振荡厉害，贝塞尔滤波器衰减速率差，而巴特沃斯滤波器通带平坦，脉冲响应比切比雪夫滤波器好，能满足带外衰减大于40dB/十倍频的设计要求，所以选择方案三

1.2系统描述

根据题目要求，将产生的数字信号M序列经过滤波放大电路，伪随机信号经过无源衰减网络、之后将两路输出信号叠加作为后级滤波电路的输入，将最后的输出信号传给FPGA进行分析。系统结构如图1-1所示：

图1-1 系统总体结构图

二、理论分析与计算

2.1m序列数字信号的产生

2

简要介绍资料的主要内容,以获得更多的关注

3 m 序列是由带线性反馈的移存器产生的周期最长的序列。其原理方框图如图2所示，主要由移位寄存器设计实现。其中各级移存器的状态用ai 表示，反馈线的连接状态用ci 表示(1：参加反馈，0：断开)， ci 是一个很重要的参量。其特征方程可表示：

320123()...n

n f x c c x c c c x x x =++++

图中C0、C1…Cn 均为反馈线，其中C0= Cn=1，表示反馈连结。因为m 序列是由循环序列发生器产生的，因此C0和Cn 肯定为1，即参与反馈。而反馈系数C1、C2…Cn －1若为1，参与反馈，若为0，则表示断开反馈线，即开路、无反馈连线。一个线性反馈移位寄存器能否产生m 序列．决定于它的反馈系数Ci (C0…Cn 的总称)。反馈系数Ci 是以八进制表示的。使用该表时，首先将每位八进制数写成二进制形式。最左边的1就是C0 (C0恒为1)，从此向右，依次用二进制数表示C1、C2…Cn 。有了C1、C2…值后，就可构成m 序列发生器。

2.2低通滤波器设计

由于设计要求滤波器的通带增益为0.2~4.0，所以将该电路分为滤波和放大两部分设计。先将输入信号经过低通滤波器，再经过一个增益可调的放大器，则可满足设计要求。

2.2.1滤波电路

根据要求，设计截止频率分别为100kHz 、200kHz 、500kHz 的三路低通滤波器。二阶巴特沃斯滤波器的衰减率为每倍频12dB ，每十倍频衰减40dB ，但由于设计参数误差选择以及电容电阻自身的误差可能使每十倍频小于40dB 。为满足电路衰减每十倍频衰减不小于40dB ，采用四阶巴特沃斯滤波器。四阶巴特沃斯滤波器衰减率理论为每倍频18dB 、每十倍频80dB ，远远大于要求的40dB 。我们选择参数相同的两个二阶巴特沃斯滤波器串联组成四阶巴特沃斯滤波器，这样使得中心频率相同。参数调整方便，且滤波特性不会有太大的浮动。

二阶低通滤波电路的参数选定由下面计算得到。

简要介绍资料的主要内容,以获得更多的关注

4

图2-1 二阶滤波器电容参数图

两个二阶巴特沃斯滤波器的中心频率相同，只需根据一个二阶巴特沃斯滤波器计算截止频率f 即可。

压摆率： 52***2*3.14**3.3

100.21v /pk

SR f V us π-=≥≈ （式1-1）

带宽增益积： m ax u 55

G BW f *A *1

1010=≥= （式1-2）

我们选用的滤波芯片为NE5535，带宽增益积为10M ，压摆率为8V/us ，满足要求

2.2.2放大电路

为了满足通带增益在0.2~4.0范围内可调，采用运放组成的两级反向放大电路。放大电路的输入信号最大为TTL 电平 3.3v ，最大频率为100KHz ，所以对所选芯片有以下要求：

压摆率： 0.21v /SR us ≥

带宽增益积： 5G BW 4*10≥

我们选用的芯片为高速运放Ths4052，它的带宽增益积为70MHz ，且有240V/us 的高压摆率，远远大于设计需要，所以设计合理。

2.3 同步信号提取

因为曼彻斯特编码高电平保持时间只有半个周期或一个周期，所以先通过测量曼彻斯特编码高电平时间来得到频率。即在高电平时，由50M 脉冲触发计数，直到下降沿时结束计数并存储计数值，并与前次存储值进行比较，存较小值N ， 得出半个同步时钟周期N/50000000，从而计算出同步时钟的频率f 。由于曼彻斯特编码经过模拟电路输出，所得到的值不可能都是半个周期，所以在系统内部通过分频得到10K 至100K 按10K 步进的各频率，通过f 的值所在的范围输出此时的频率。为了保持触发输出点同步，通过检测存储曼彻斯特码的电平，当捕捉曼彻斯特编码的两个连续高电平之后的下降沿进行匹配，一旦匹配完成，则输出同步时钟。

2.4眼图显示方法

设计中采用示波器显示眼图电路，示波器采用外触发模式 ，用同步信号触发2a V 。

简要介绍资料的主要内容,以获得更多的关注

当触发信号来时，2a

V有V输出一个波形，直到下一个触发信号再次输出波形。由于2a

宽窄两种脉宽，示波器具有残留效应，所以能显示眼图。当触发脉冲与输入信号频率相同，相位差保持不变时，眼图保持稳定清晰。如果频率不完全匹配，显示的眼图有抖动，改变同步信号或者2a

V，即可改变眼幅度。

三、电路与程序设计

3.1模拟电路设计

简要介绍资料的主要内容,以获得更多的关注

简要介绍资料的主要内容,以获得更多的关注

根据设计要求，此电路使输入的伪随机信号在TTL电平到100mv之间变化输出，采用无源衰减网络，用电阻对伪随机信号进行分压。为了使后级电路不影响衰减网络，我们在衰减网络和后级电路之间加了电压跟随器，起到前后级电路隔离的效果。由于

简要介绍资料的主要内容,以获得更多的关注

1和0，即用正的电压跳变表示0，用负的电压跳变表示1。所以根据该原理知曼彻斯特码的产生可由时钟和m序列同或得到。同时，可以用按键切换实现m序列和曼彻斯特码的输出。其具体原理框图如下图：

图3-6数字信号发生器结构图

3.2.2数字信号分析模块

数字信号分析模块主要由同步信号提取模块和解码模块构成。同步信号提取如理论分析所述实现，解码模块通过输入的曼彻斯特码的宽脉冲下降沿触发开始有效，由同步提取信号经D触发器触发曼彻斯特曼从而得到解码。其具体原理框图如下图：

图3-7 数字信号分析电路结构图

3.2.3 其他

(1)归零码输出模块

归零码输出模块主要通过由单片机产生的序列控制时钟信号的输出。并循环输出设置的序列所对应的时钟信号。

(2)AM信号产生模块

（1）正弦信号输出：通过查询ROM实现，因为时钟脉冲为50M,二进制为24位所以该累加器最大到224，取其高8位寻址地址。ROM表位宽为8位。经DA转换得到波形，所以ROM中的值都为正数。

（2）调幅信号原理：用F表示输出F dr表示载波信号，Fam表示调制信号，m表示调制度，则上式可简化为：

F =Fdr*(1+Fam*m)

并且F dr和Fam都是有符号函数。在实验中载波信号为正弦通道输出的10KHZ~100KHZ 信号，其频率控制字与输出的时钟信号的控制字相同，由单片机控制频率控制字，峰峰值固定不变。调制信号为1KHZ的正弦调制信号,通过单片机控制其输出电压，从而改变调制度。

8

简要介绍资料的主要内容,以获得更多的关注

（3）PCM产生模块

调制信号同AM信号产生模块的1KHZ，通过调制时钟信号得到所需的信号。

2、软件设计部分

系统软件设计

本系统中，C8051F020单片机主要作为良好的人机交流界面，随时可设定数据率和归零码并将其显示在数码管上，然后将计算好的数据传送给FPGA，起到调节M序列和曼彻斯特编码数据率的作用。

N

四、测试方案和测试结果

4.1测试仪器

9

简要介绍资料的主要内容,以获得更多的关注

10

4.2测试方案4.2.1信号发生器测试：用数字示波器观察M 序列；

4.2.2滤波器测试：测试工具用交流毫伏表，增益调节为1，设输入信号测得为Vin,输出为Vout ；

4.2.3数字示波器测量频率，将测得的实际值与设定值想比较，得到绝对误差

4.2.4伪随机信号：测试同4.2.1

4.2.5眼图测试：用模拟示波器看眼图，将2a V 输入X 通道，同步时钟输入Y 通道，采用外触发方式，用同步时钟去触发2a V 。

4.2.6曼彻斯特编码：用双通道数字示波器观察，触发模式选择单次出发。将曼彻斯特编码和对应的M 序列显示在示波器上。

4.2.7同步时钟提取以及2a V 的眼图显示：用模拟示波器看眼图，将2a V 输入X 通道，

同步时钟输入Y 通道，采用外触发方式，用同步时钟去触发2a V 。尽量增大噪声电压，减小输入信号，即在尽量低的信噪比下提取同步信号。

4.3测试结果

4.3.1数字信号发生器模块测试

且可通过单片机控制实现10Kbps 的步进，并且信号输出为TTL 电平。设计也实现了曼彻斯特编码输出。M 序列及其对应的曼彻斯特码序列如下图4-1：

图4-1 M 序列与对应的曼彻斯特编码

其中上一个通道为m 序列输出通道，下一个通带为曼彻斯特码通道，由图可知，当m 为高电平时，m 序列由高到低跳变，当m 为低电平时，m 序列由低到高跳变。

4.3.2低通滤波器滤波和放大性能测试

简要介绍资料的主要内容,以获得更多的关注

由表4-4可知，实际设计的100K低通滤波器的截止频率f为93K，绝对误差为7%，，满足设计要求。

带外衰减大于40dB

由表4-5可知，实际设计的200K低通滤波器的截止频率f为195K，绝对误差为2.5%，带宽衰减大于40dB，满足设计要求。

11

简要介绍资料的主要内容,以获得更多的关注

由表4-5可知，实际设计的500K低通滤波器的截止频率f为505K，绝对误差为1%，带宽衰减大于40dB，满足设计要求。

由此可知，100K低通滤波器实际截止频率为95KHz。200K低通滤波器，实际截止频率为194KHz，500K低通滤波器实际截止频率为490KHz。所以，三个滤波器满足设计要求的截止频率绝对误差不大于10%，且带外衰减大于40dB/十倍频。并且实现了滤波器的通带增益在0.2~4.0范围内可调。

4.3.3伪随机信号发生器

根据系统要求，设计10M伪随机信号如图，后加无源衰减网络，实现了信号200mv~TTL电平之间输出，幅度误差为零。

4.3.4眼图显示

12

简要介绍资料的主要内容,以获得更多的关注

13 设计实现了同步信号的提取，输出信号的时钟与输入数据率同步。当数据率为20KHZ 时，提取到的同步信号如下图4-3：

图4-3 20KHZ 提取同步信号

（1）基本要求眼图显示

眼图是通过模拟示波器MOS —620B 来显示，将模拟示波器打到外触发位置，做基本要求是将数字信号发生器的时钟信号V1-clock 作为外触发信号，将V2a 从模拟示波器的X 通道输入。当伪随机信号数字眼幅度通过调节输出信号的大小进行调节。下图为部分信号眼图。

图4-4-1 100KHZ 同步信号 图4-4-2 30KHZ 同步信号 图4-4-3 30KHZ 同步信号

由输出信号波眼可知，当伪随信号的输出峰峰值为100mv 时，改变时钟信号V1-clock 的频率，输出信号频率改变；改变显示数字信号2a V 的幅度，输出眼图的眼幅度随之变化，并且输出眼图的眼幅度等于2a V 的幅度。

（2）发挥部分眼图显示

此时做基本要求是将数字信号发生器提取时钟信号V4_syn 作为外触发信号，将V2a 从模拟示波器的X 通道输入。当伪随信号电压为TTL 电平时，改变V2a 峰值电压此时

输出的信号眼图如下各图所示：

图4-4-4 图4-4-5 图4-4-6

其中图4-4-4为同步信号可提取的临界点，此时V2输出电压为2V ，当V2电压的峰值变大时，输出眼图的眼幅度变大，图4-4-5和图4-4-6分别为4.4V 和10V 的输入电压。

简要介绍资料的主要内容,以获得更多的关注

4.3.5 归零码序列输出测试

当输入序列为“0101”时，输出归零码序列图如图4-6所示

图4-6 归零码输出

4.3.6 AM信号输出测试

当载波信号为10KHZ时，调制度为1时，其输出信号如图4-7-1所示

当载波信号为100KHZ时，调制度为1时，其输出信号如图4-7-2所示

当载波信号为100KHZ时，调制度为50%时，其输出信号如图4-7-3所示

图4-7-1 图4-7-2 图4-7-3

4.3.8 PCM码输出测试

当输入频率为10KHZ的方波时，其输出波形如图4-8所示

图4-8 PCM码波形图

总结：综合上述各部分的测试结果，本设计可产生10~100Kbps的数字信号M序列和10M伪随机信号，其中，伪随机信号92mV~TTL电平连续可调。三个低通滤波器截止频率分别为误差均小于10%，通带增益可以从0.2~4.0连续可调，带外衰减大于40dB 每十倍频。能根据同步时钟信号，在较大信噪比下显示数字信号2a

V的眼图。基本圆满的完成了题目基本部分和发挥部分，而且扩展做了归零码与PCM码和调幅信号。

14