智能DVM的设计(7)

有关数字电压表的设计报告

①双积型A/D转换器，转换速度慢。

②在每次A/D转换前，内部电路都自动进行调零操作，可保证零点在常温下的长期稳定。在20000字（2V满量程）范围内，保证转换精度1字相当于

14bitA/D转换器。

③具有自动极性转换功能。能在但极性参考电压下对双极性模拟输入电

压进行A/D转换，模拟电压的范围为0～±1.9999V。。

④模拟出入可以是差动信号，输入电阻极高，输入电流典型值1PA。

⑤所有输出端和TTL电路相容。

⑥有过量程（OR）和欠量程（UR）标志信号输出，可用作自动量程转

换的控制信号。

⑦输出为动态扫描BCD码。

⑧对外提供六个输入,输出控制信号(R/H,BUSH,ST,POL,OR,UR),因此除用于数字电压表外,还能与异步接收 /发送器,微处理器或其它控制电路连接使

用。

⑨采用28外引线双列直插式封装，外引线功能端排列如图所示。

㈡7135数字部分

数字部分主要由计数器、锁存器、多路开关及控制逻辑电路等组成。7135一次A/D转换周期分为四个阶段：1、自动调零（AZ）；2、被测电压积分（INT）；

3、基准电压反积分（DE）；4、积分回零（ZI）。具体内部转换过程这里不做

祥细介绍，主要介绍引脚的使用。

① R/H（25脚）当R/H=“1”（该端悬空时为“1”）时，7135处于连续转换状态，每40002个时钟周期完成一次A/D转换。若R/H由“1”变“0”，则7135在完成本次A/D转换后进入保持状态，此时输出为最后一次转换结果，不受输入电压变化的影响。因此利用R/H端的功能可以使数据有保持功能。若把R/H端用作启动功能时，只要在该端输入一个正脉冲（宽度≥300ns），转换器就从AZ阶段开始进行A/D转换。注意：第一次转换周期中的AZ阶段时间为9001-10001个时钟脉冲，这是由于启动脉冲和内部计数器状态不同步造成的。

②/ST（26脚）每次A/D转换周期结束后，ST端都输出5个负脉冲，其输出时间对应在每个周期开始时的5个位选信号正脉冲的中间，ST负脉冲宽度等于1/2时钟周期。第一个ST负脉冲在上次转换周期结束后101个时钟周期产生。因为每个选信号（D5--D1）的正脉冲宽度为200个时钟周期（只有AZ和DE阶段开始时的第一个D5的脉冲宽度为201个CLK 周期），所以ST负脉冲之间相隔也是200个时钟周期。需要注意的是，若上一周期为保持状态（R/H=“0”）则ST无脉冲信号输出。ST信号主要用来控制将转换结果向外部锁存器、

UARTs 或微处理器进行传送。

③BUSY（21脚）在双积分阶段（INT+DE），BUSY为高电平，其余时为低电平。因此利用BUSY功能，可以实现A/D转换结果的远距离双线传送，