智能DVM的设计(9)

有关数字电压表的设计报告

ICL7650采用14脚双列直插式和8脚金属壳两种封装形式，图1所示是最常用的14脚双列直插式封装的引脚排列图。各引脚的功能说明如下：

CEXTB：外接电容CEXTB；

CEXTA：外接电容CEXTA；

－IN：反相输入端；

＋IN：同相输入端；

V－：负电源端；

CRETN：CEXTA和CEXTB的公共端；

OUTCLAMP：箝位端；

OUTPUT：输出端；

V＋：正电源端；

INTCLKOUT：时钟输出端；

EXTCLKIN：时钟输入端；

时钟控制端，可通过该端选择使用内部时钟或外部时钟。当选择外部时钟时，该端接负电源端（V－），并在时钟输入端（EXTCLKIN）引入外部时钟信号。当该端开路或接V＋时，电路将使用内部时钟去控制其它电路的工作。

2 工作原理

ICL7650利用动态校零技术消除了CMOS器件固有的失调和漂移，从而摆脱了传统斩波稳零电路的束缚，克服了传统斩波稳零放大器的这些缺点。

ICL7650的工作原理如图2所示。图中，MAIN是主放大器（CMOS运算放大器），NULL是调零放大器（CMOS高增益运算放大器）。电路通过电子开关的转换来进行两个阶段工作，第一是在内部时钟（OSC）的上半周期，电子开关A和B导通， 和C断开，电路处于误差检测和寄存阶段；第二是在内部 时钟的下半周期，电子开关 和C导通，A和B断开，电路处于动态校零和

放大阶段。

由于ICL7650中的NULL运算放大器的增益A0N一般设计在100dB左右，因此，即使主运放MAIN的失调电压VOSN达到100mV，整个电路的失调电压也仅为1μV。由于以上两个阶段不断交替进行，电容CN和CM将各自所寄存的上一阶段结果送入运放MAIN、NULL的调零端，这使得图2所示电路几