1数据采集系统的AD转换器控制电路设计(2)

DSP FPGA 数据采集系统

继电器

在图１中，ＣＰＬＤ需要完成对三片多路复用开关、多路采样保持器和Ａ／Ｄ转换器的控制，同时，根据Ａ／Ｄ控制器的工作方式，还要对Ａ／Ｄ转换器的

某些端口进行查询。

２系统的组成

２．１

ＣＰＬＤ的选择

ｃＰＬＤ有以下几大优点：编程方式简便、先进，可以方便地通过软件编程实现各种逻辑器件的功能；高速——ｃＰＬＤ的时钟延时可以达到ｎｓ级，减小了系统的延时误差；高可靠性——几乎将整个控制系统下载于同一芯片中，大大缩小了体积，易于管理

和屏蔽ｐＪ。

ｃＰＬＤ的这些优点很符合电力系统综合负荷特性数据实时采集装置采样通道多的应用要求。本系

统选用的ＣＰＬＤ是Ａｌｔｅｒａ公司的ＭＡｘ７０００系列产

品ＥＰＭ７１２８ｓ一８４ＬＣＣ，它是可编程的大规模集成逻辑器件，具有高阻抗性、电可擦除等特点，可用门单

元为２５００个，工作电压可以支持＋５Ｖ或者＋３．３

ＶＨ’５

ｏ。该芯片有４个固定输入口，用来提供芯片工

作主频、复位、清零等功能；６８个通用Ｉ／Ｏ口，完全

能够满足系统的输入输出的要求。

２．２

Ａ／Ｄ的控制方式

鉴于１２位Ａ／Ｄ转换器采样精度不高，１６位串行输出Ａ／Ｄ转换器与并行总线的接口复杂且传输速度慢，难以满足高速采样要求，所以本系统选用ＡＤｓ８５０５。ＡＤＳ８５０５是双极性输入，１６位并行输出的Ａ／Ｄ转换器，采样率最高可以达到２５０ｋ／ｓ，每次转换的时间只需要４ｎｓ旧ｊ。ＡＤｓ８５０５的控制是通过对片选信号ｃｓ、启动信号Ｒ／ｃ以及对状态信号

ＢＵＳＹ的查询来实现的。

在本控制系统中，使用了多片多路复用转换开关，在进行数据的Ａ／Ｄ转换的时候，是采用单Ａ／Ｄ还是多Ａ／Ｄ工作就是不得不面对的问题。经过研究和试验，相比较多Ａ／Ｄ控制器的形式，单Ａ／Ｄ控制器便于时序的控制，不需要对多个Ａ／Ｄ转换器进行时序的转换，而且，更加经济，能有效地降低成本。

ＡＤｓ８５０５有２种转换和读数的方法［７＇８］：１）转换和读数同时进行

让Ｒ／ｃ为低启动转换，在转换的同时读取上一次转换完成的结果，但是必须在启动转换后７斗ｓ内读数才有效，否则数据无效。

２）先转换后读数

让Ｒ／ｃ为低启动转换，查询ＢｕｓＹ位。ＢｕｓＹ是

ＡＤｓ８５０５的状态信号，当ＢｕｓＹ为低时，表示转换已经完成；为高时，表示转换正在进行。这种方法很灵活，一般有两种操作方法：一种是ＣＳ始终接低电平，由Ｒ／ｃ来控制；另一种是Ｃｓ和Ｒ／ｃ同时为低时启动转换；ｃｓ为低，Ｒ／ｃ为高时将完成转换的数据输出。

在以上的控制方式中，ＣＳ始终接低电平，由Ｒ／ｃ来控制的控制方法，就是将Ａ／Ｄ转换器恒定地置

于工作状态，这种控制方式将会降低Ａ／Ｄ转换器的使用寿命，影响系统的稳定性。因此，作者采用了

ＣＳ和Ｒ／ｃ同时为低时启动Ａ／Ｄ控制器的方式。在

这种工作方式中，当Ａ／Ｄ转换器接收到启动信号后，ｃｓ和Ｒ／ｃ置低，并且至少保持４０ｎｓ的低电平脉冲，Ａ／Ｄ转换开始；同时，ＢｕＳＹ位置高。在数据Ａ／Ｄ转换完成的时候，ＢｕＳＹ位变为低电平，Ｒ／ｃ将变高，同时，将转换完成的数据输出。在数据输出的过程中，由于ＡＤｓ８５０５内部的数据总线是８位的，而转换的结果是１６位的，因此，ＡＤｓ８５０５设有一个ＢＹｒＩＥ位，当传输的是低八位的数据时，ＢＹＴＥ保持为低电平，传输的是高八位数据时，ＢＹＴＥ位就会自

动置高。

多路复用开关和采样保持器的控制

根据采集装置的要求，设计了３６路采集通道，因此必然要在将采集到的同步原始信号输入Ａ／Ｄ转换器之前将信号保持，保持的时间由后台ｃＰｕ设定的采样周期确定，并通过多路复用开关，把选通通道的信号送人Ａ／Ｄ转换器。现有的多路复用开关最多只能达到１６选１，要实现３６路采集通道的转换就不得不采用三个多路复用开关的组合，作者利用两片１６选１和一片４选ｌ的多路复用开关实现了３６路通道，并利用软件ＭＡｘ＋ＰＬｕｓＥＩＩ和ＶＨＤＬ语言编写控制程序实现了３６路通道之间的

切换。

系统利用软件ＭＡＸ＋ＰＬＵＳＩＩ来完成ＣＰＬＤ程

序的编写。ＭＡｘ＋ＰＬｕＳ１１支持多种输入方式，在这里，作者用到的是其中的文本输入方式和图形输入方式，采用的是硬件语言ＶＨＤＬ，采用至顶向下的方法进行设计。

作者设计的系统控制部分如图２所示，由两大部分组成：一部分是控制Ａ／Ｄ转换器和采样保持器，如图２中的ＡＤ０３模块；另一部分是对多路复用

开关的控制，如图２中的ｃｏｎｔｒｏｌｍｕｘ模块。

２．３

３系统的实现