基于DSP的OFDM系统的设计(2)

基于DSP的OFDM系统的设计

图1. 系统的任务框图

整个系统由DSP和FPGA、D/A、A/D以及一些其他的硬件共同完成。任务流程是由 DSP接受由串/并转换过后的并行数据，在DSP内进行BPSK信源编码，将0和1分别映射为0xbffd 和0x3fff两个十六进制的数，再送入IFFT单元将数据变到时域进行处理，然后把数据加上循环前缀，串行送给FPGA进行处理，由FPGA将数据发送 给接收板。接收板上由FPGA接到数据进行一系列处理后，将数据又串行传给接收板的DSP。在接收板的DSP上将接受到的数据移走循环前缀，送入FFT单 元将数据还原到频域，然后以0为门限进行判决，映射后得到最早的原始数据。

2．1 任务流程详解

原始数据每帧携带56bit的二进制信息（即只有0和1两种取值），在框图中D/A和A/D部分都是由专门的硬件来完成，项目选用的是ADS828e，和DAC902u。

发送部分：

信源编码部分我们采用的是BPSK，为的是进一步增大信号间的欧式距离，通过计算，我们决定选用0xbffd 和0x3fff两个16进制的数来分别代表0和1。由于FFT变换要求数据是2个数据，所以将数据插入若干个零来补足。具体做法是，将映射后的第28个数据位置开始插入7个零。由于零频时不能有信号（为了无直流分量），在帧的开始不传信息，将第一个数插入零（不是0xbffd），把56个数变为64个数，在接收板上将把同样位置的16个数去掉。

将编码映射后的16位数进行64点的IFFT，把数据由频域变换到时域，等候下一步处理。 在OFDM系统中，为了防止多径延迟，必须加上循环前缀，而这些循环前缀又不能破坏子信道间的正交性，于是将最后 16位数提到前面来形成80个数。具体做法是，在IFFT完成后，要加上循环前缀才能将数据发送给FPGA，将数据的最后16位复制到数据开头（原来的 16个数不动），把数据变为80个，送给串口发送给FPGA。

在FPGA上进行FIR滤波，和一系列处理后，发送板的任务完成，接下来就将数据送给接收板。 接收部分：

由接收板上的FPGA接收到发送板送来的数据，经过一系列处理后将数据串行送给DSP等待进一步处理。

接收板的DSP接收到FPGA发过来的80个串行数据后，先将循环前缀去掉，即去掉前16位数，将80位的数据变为64位，交给下一步处理。

在把数据变回为64位后，将数据进行FFT变换，由时域变回频域，交由下一步处理。

在进行判决之前，先要把插入的16个数去掉，将64位数变为56位，然后进行判决，BPSK有一个好处就是判决时可以直接以零为门限。经过判决后，将数据还原成原来的初试值。 综上所述，在DSP部分，共有10项任务， N