DSFDG
图3 系统整体原理框图
三、模块方案论证和选择
1.单片机模块
方案一:选用AT89S52 该单片机为51系列增强型8位单片机,具有32个I/O口和8K的内部存储器,晶振频率为12MHz,一个指令周期为1ms。
方案二:选用C8051F005单片机 该单片机具有32个I/O口和32K的ROM,还具有一个12位8通道ADC和256个字节的数据RAM以及2K的片外RAM,具有很高的可扩展性,并且其晶振频率为24MHz,一个指令周期为0.5ms。
本系统要求单片机要能输出多位频率控制字和相位控制字,显然有限的普通I/O口资源无法满足要求,这就要靠单片的串口来实现,由两种方案单片机的晶振频率知,方案二的串行通信效果明显优于方案一,故选择方案二。
2.FPGA模块
方案一:选用CycloneII系列EP2C5T144 FPGA Altera® Cyclone® II系列GPGA 采用全铜层、低K值、1.2伏SRAM工艺设计,裸片尺寸被尽可能最小的优化,Cyclone II 器件扩展了FPGA在成本敏感性、大批量应用领域的影响力,延续了第一代Cyclone器件系列的成功。而CycloneII系列EP2C5T144 FPGA含4608个逻辑宏单元、两个锁相环,约20万门、约12万RAM bit,并且含全兼容8051核,其主频最高可达250MHz,是普通8051单片机速度的20倍!因此可以完成语音级的DSP处理,还可进行SOC系统设计。其内部含DDS函数信号发生器IP核,可直接调用。
方案二:选用CycloneII EP2C15系列FPGA 该系列内部集成14448个逻辑单元,总比特殊高达239616,含4个锁相环PLL。
CycloneII EP2C15系列FPGA的性能要优于EP2C5T144,同时前者的价格也比后者贵的多。本系统,只要求在FPGA内部嵌入累加器、加法器和波形数据存储器ROM,方案一已足以满足要求,对本系统来讲,方案二的资源不能得到充分利用,方案一有更高的性价比,故选择方案二。
DSFDG
3.D/A转换模块方案一:DAC900D/A转换器 DAC900的采样频率为十位,内部为先进的段式结构,该芯片无论对单通道音频信号还是多通道音频信号都具有卓越的无假信号动态范围。DAC900独立的输出电流可达20mA,单电源(2.7V 5.5V)供电。 方案二:DAC0832D/A转换器 DAC0832是采样频率为八位的D/A转换器件,芯片内有两级输入寄存器,使DAC0832具备双缓冲、单缓冲和直通三种输
入方式,以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。 DAC0832的转换精度为0.0039(1/28),已满足赛题要求输出的电压精度,且DAC0832的输入特性比DAC900要优越的多,在价格上方案一也高于方案二,故方案二具有更高的性价比,本系统选用DAC0832D/A。
4.键盘模块
按键模块主要实现频率和相位等的步进和预置,传统4*4键盘已可完全满足要求,且性价比较高,故选择4*4键盘。
5显示模块
方案一:采用动态数码管显示 此方案是靠人眼的视觉暂留效应和循环扫描的方式实现动态显示的,这种显示方案具有实现简单、显示亮度高和显示稳定等优点。但系统需要显示的信息量较大,并且要显示英文字母等信息,采用数码管显示技术很难实现这一要求。
方案二:1602液晶显示 该显示器是一款比较常用的液晶显示器,驱动程序简单,使用方便,显示效果优于数码管。但是该显示模块显示内容较少,无法显示汉字信息,不能满足本系统的显示要求。
方案三:采用LCD12864显示 此液晶显示器具有功耗低、无辐射、可平面直角显示和影像稳定等特点,以及可方便显示英文字母、汉字和图像等优点,只需用一块LCD12864就可以在一个平面上一次性显示该系统所需显示的全部内容。就本系统而言,其性价比要优于前两个方案。
基于以上分析,我们选择方案三。
三、理论分析与计算
DDS模块合成波频率:若累加寄存器的位数为N,频率控制字为PSW,时钟基准为fc,则合成波形的频率为fo=1/[(2n/PSW)*(1/fc)]=PSW*fc/2n,其中1/fc为每输出一个波形数据所需时间,2n/PSW为一个完整的输出波形所含的波形数据数。
基准时钟:N位全加器、加法器、寄存器和存储器等逻辑电路均内嵌在FPGA的内部,寄存器和存储器的时基fc由FPGA提供。CycloneII系列EP2C5T144C8外接20MHz外部晶体振荡器,可通过内部锁相环PLL电路将其倍频到250MHz,系统设计时我们将20MHz的时钟倍频到35MHz作为时钟基准fc。
累加器位数:累加器是DDS电路工作的最关键部分,累加器的工作速度决定了输出波形的频率精度,由△f=fmin=fc/2n知,累加器的位数决定了频率最小分