三、 原理图设计
硬件设计中,原理图设计是第一步,这一步通常由电子工程师主导完成,其中包括器件选型,当然工程师要与Sourcing做好器件选型沟通。原理图设计常用工具有PADS Logic (Power Logic, *.sch),Orcad(Candence, *.dsn)和Protel(*.sch)等,原理图绘制完成后,要导出器件网络表(net list, *.net))进行PCB布局,同时还要制作BOM表。该阶段视所要实现功能的成熟度和复杂度,一般需要2~5天。该阶段需注意以下事项:
1) BOM出来后要及时开始备料。
2) 器件选型时要注意其货源情况,供货周期及价格,要避开长周期无替代料的器件。 3) 要给出调试计划(列出常规测试项和设计中需要验证的新功能测试点)。
四、ID设计
ID设计需要由市场部门给出方案,由结构和Layout部门进行评估,直到最终确认。如果是客户项目,建议做出ID手板(只有外形没有内部结构的实际的模型)用于确认最终效果,因为ID是平面图,容易产生错觉。
五、堆叠
这是结构和layout共同完成的。结构工程师根据ID要求给出PCB尺寸,然后Layout工程师根据线路图,同时兼顾电路设计规范(比如天线的限制,电池的限制,组装限制)进行PCB布局,给出具体PCB的外形和高度限制。这是一个多方参与,反复沟通的过程,需要项目经理,电子工程师,结构工程师,RF工程师通力合作。这同时也是艰难的相互妥协的过程,有时甚至于要求修改ID。该阶段最终输出堆叠图和PCB外形图(限高图,限位图),结构工程师基于堆叠图进行结构详细设计,layout工程师基于PCB外形图进行布线。该阶段视其难易程度,一般需要 7~10天。
另外要提醒的是,堆叠时要注意充分考虑未来生产时方便组装的要求。