使用System Generator在Xilinx FPGA内部实现DSP算法(3)

希望对大家有所帮助

载波信号和信源信号，我们都使用有DDS产生的正弦波。在数字调制部分，我们采用简单幅度调制，用一个乘法器即可实现。相移电路用触发器实现。解调器也用乘法器实现。 设计步骤：

1. 在Matlab 的Simulink环境中新建工程模型（model）

2. 从Simulink的Xilinx库中拖入需要的模块（block）,然后连接模块，设置模块参数， 如下图所示：

两个DDS模块产生信号和调制信号，两个乘法器(Mult)模块完成调制和解调工作，Delay用于模拟传输过程中延时，最后时FIR滤波器和用于驱动DAC（Digital to Angal Convert）的时钟信号。

把设计仿真的结果如下：

DDS信源输出的波形如下图：

DDS载波信号的波形如下图：

幅度调制后信号的波形如下图：

解调后信号波形如下图：