基于Cyclone系列FPGA的1+024点FFT算法的实现(3)

基于Cyclone系列FPGA的1+024点FFT算法的实现

微电子与基础产品 电子工程师2007年2月

发的基于ARM7的SEP3203芯片）为硬件平台，通过DMA方式传送l024个数据到FPGA的RAM模块，数据传输完成后开始FFT运算，处理器等到done信号后，通过CodeWarriorforARMDeveIoperSuite将存储器中的运算结果导出，在MATLAB中画出图形，图4为理想值与运算值的对比。也可在Memory区中观测具体数值，

判断由于截断和定点运算带来的误差。

于电子设计师可以采用相对廉价的大规模可编程集成

电路来设计灵活多变的专用芯片而不必受传统ASIC（专用集成电路）的固有设计模式制约。本设计全部

部分采用PipeIine并行结构，使用了由VeriIog实现，

FPGA内置的双端口RAM、ROM单元，加快了系统总体速度。全部电路已由功能仿真、综合、映射、布局布线和时序仿真验证，并成功下载到CycIone

最大误差不超过2%，EPlC60240c。验证结果良好，

在75MHz条件下，完成l024点FFT的运行时间为267!s，可实现实时处理。

仿真实验表明，随着可编程器件规模、速度的不断提高和成本的相对低廉，采用FPGA实现高速数字信号处理的算法具有可行性和优越性。

参 考 文 献

［l］胡广书.数字信号处理———理论、算法与实现［M］.2版.

图3

功能仿真结果

北京：清华大学出版社，2003.

［2］IFEACHOREC，JERVISBW.数字信号处理实践方法

［M］.2版.罗鹏飞，等译.北京：电子工业出版社，2004.［3］DINIZPSR.数字信号处理系统分析与设计［M］.门爱

东，等译.北京：电子工业出版社，2004.

［4］CHUChao，ZHANG0in，XIEYingke，etaI.Designofa

highperformanceFFTprocessorbasedonFPGA［C］//Pro-ceedingsofDesignAutomationConference，AsiaandSouthPacific：VoI2，Janl8-2l，Shanghai，China.2005：920-923.

［5］SUNGCH，LEEKB，JENCW.DesignandimpIementation

ofascaIabIefastFouriertransformcore［C］//Proceedingsof2002IEEEASIA-PacificConferenceonASIC，Aug6-8，2002，Taipei，China.Piscataway，NJ，USA：IEEE，2002：295-298.

钱文明（l982-），女，硕士研究生，主要研究方向为电路与系统。

图4 理想值与实际值的对比

4 结束语

本文研究用低成本FPGA实现FFT的重要意义在

Implementationof1024-pointFFTAlgorithm

BasedonCycloneFPGA

(IANWenming，LI Xinning，ZHANGYanli

（NationaIASICSystemEngineeringResearchCenter，SoutheastUniversity，Nanjing2l0096，China）Abstract：ThispaperdescribesanimpIementationofl024-pointFFTaIgorithmusingDecimationinFre-guency（DIF）radix2structurebasedontheIow-costFPGAofAItera（CycIoneseriaIs）.ThesystemdesignedbyVeriIogHDLissimuIated，synthesizedbyEDAtooIsandverifiedwiththedeveIopmentboard.AtIast，theperformanceofthewhoIesystemisanaIyzed.ExperimentaIresuItsshowthatthehighspeedofFFTcanbere-aIizedbyIow-costFPGA.

Keywords：FFT；DIF；butterfIyoperation；FPGA

14