带串行控制和11路输入的模数转换器TLC2543及应用

带串行控制和11路输入的模数转换器TLC2543及应用

维普资讯

带串行控制和 1路输入的模数转换嚣 TL 24 1 C 53及应用●新特器件应用

一二

带串行控制和 1 1路输入的模数

转换器 TL 2 4 C 5 3及应用0 t t )

f一 (;

株洲职业技术学院_

肖伸平‘ _ _。一

1争3 3 l

l g’ t’ gia o e t r W ih s r a nt ola d 1’ y n t Ana o’ o’ di t lc nv r e t e i ICo r n 1’ wa s I pu TLC2 4 a d I s App i a i n 5 3 n t lc to sXio S e pn a h n lg

摘要： L 2 4是德州仪器公司生产的 1位开关电容型逐次逼近模数转换嚣， T C 53 2它具有三个控制输八端，采用简单的 3 S I线 P串行接口可方便地与微机进行连接， 1位数据采集系统的最佳选择是 2器件之一。本文介绍了该芯片的功能、时序，并给出了8 5单片机的接口电路。 01

关词墼垫；文献标识旦T 2:0手(00)1号—0 键：丝墨S量墨 i C4编号串6—697铂 0译01 .鐾 P笪码： 5 l0 20 O辛/ I 文章 L 3帆分类号： 9 2 TH7 B 7 3 31 .概述A/ D/ D、 A转换器是过程及仪器仪表、备等设检测与控制装置中应用比较广泛的器件。随着大规模集成电路技术的发展，种高精度、功耗、各低可编程、低成本的 A/转换器不断推出，得微机控制 D使系统的电路更加简洁，靠性更高。可 T c 53与外围电路的连线简单， L 24三个控制输入靖为 C ( s片选 )输入/出时钟 (/ L C以、输 IO c O K) 及串行数据输入端 ( A A I UT) D _ NP T。片内的 1通 4道多路器可以选择 1个输入中的任何一个或 3个 1

AI -AI O模拟输入端，由内部多路器选 N0 Nl:择。 41对 .MHz IO C OC驱动源阻抗必须小的/ L K,于或等于 5 0; O

C: S片选靖， S由高到低变化将复位内部计数 C器，并控制和使能 D TA O A uT、 A NP D TA I uT和 IO c OC/ L K。C s由低到高的变化将在一个设置时间内禁止 D A I UT和 IO C OC AT NP/ L K;

DA A NP T

I uT:串行数据输入端，串行数据以 MS B为前导并在 I L c的前 4个上升沿移/O c O K入4位地址，用来选择下一个要转换的模拟输入信号或测试电压，之后 I o cL) K将余下的几位依/ ( c次输入； D TA OUT: A A/D转换结果三态输出端，在

内部自测试电压中的一个，采样一保持是自动的，转换结束，Oc输出变高。 ETU: 5 3的主要特性如下： 24

写为高时，该引脚处于高阻状态；芒当§为低时，该引脚由前一次转换结果的 MS B值置成相应的逻辑电平；^帅 T V c

● l个模拟输入通道： 1 ●6 kp的采样速率； 6ss●最大转换时间为 1 s ; ●S I P串行接口； ●线性度误差最大为±1 S L B:

^M I^№ I^I N 3 A N I4 AI ^I 6 N

EC 0 I0 L, e 01 U P T D^0 叽

●低供电电流 (mA典型值 ) 1;●掉电模式电流为。

西R+ EF

2 TL 2 4 . C 5 3引脚功能与接口时序21 L 24 T C 5 3引脚排列 TL 2 4 C 5 3的引脚排列如图 1所示。引脚功能说明如下：

A S I7^ N I8 GD N

R - EF ^ N1 I 0^ N9 I

图 1 TL 24 C 5 3的引脚排列

带串行控制和11路输入的模数转换器TLC2543及应用

维普资讯

1 4

《国外电子元器￣}00 20年第 1期 20年 1 00月

图2 1时钟传送时序图(用 c MS 6使 s, B在前)

E oc:转换结束端。在最后的 I O C O K下/ L C降沿之后， O由高电平变为低电平并保持到转换 E C完成及数据准备传输；V r GND: o、电源正端、;地 RE F+、 R F一：正、负基准电压端。通常 E RE F+接 V-, E< R F一接 GN c D。最大输入电压范围取决于两端电压差； IO C OC时钟输八/出端。/ L K:输

P、 1 1P13 10 P .、 .提供 .转换结果由 P12口串行读 .出。

2 2接口程序 .

设通道/方式控制字存放在 R 4中，序在读出程前一次转换结果的同时，将该通道/方式控制字发送

到 TL 24 C 53中去，转换结果存放在相邻地址的存储器中。存储器地址从 3H~4H, 0 5且高字

节在前，低字节在后。oRG 1xH f】

2 TL 2 4的工作时序 . C 53T C 53每次转换和数据传送使用 l个时 L 24 6钟周期，且在每次传送周期之间插入 E弓的时序。时序如图 2所示。 从时序图可以看出， TL 2 4在 C 5 3的 E§变低时

S RT: TA MO S#5 H;栈指针初始化 V P, 0 堆

MoV P1#0 H; 1 , 4 P1i引脚初始化：C LR 0 P1s TB P1 F 3 AC ALL TLC 5 3 2 4 AC ALL S ToRE

开始转换和传送过程，r C OC的前 8个上升/O L K沿将 8个输人数据位键人输人数据寄存器，同时它将前一次转换的数据的其余 1 1位移出 D A AT OUT端， IO C OC下降沿时数据变化。西 在/ L K当为高时，I O CL C和 D A I UT被禁止 ./ O K AT NP

J PS M TARTTLC2 4: 5 3 MOV, A R4 CLR P1 3

J BAC ., S C1LB

;果 A的位 1 1先做如为，

低字节MS B: M OV R5#0 . 8

D A I为高阻态。 AT OU'、

L P:MoV C, i OO 1 P12数据位读入进位住

3 TL 2 4与 8 C 1 . C 53 0 3的连接3 1硬件接口 .由于 MC S一5系列单片机不具有 S I 1 P或相同

能力的接 V,了便于与 TL 24 I为 C 53接 V,用软件 I采合成 S I作 .为减少数据传送速率受微处理器的 P操时钟频率的影响，尽可能选用较高时钟频率。接 V I 电路如图 3所示。 T C 5 3的 I O时钟、 L 24/数据输入、片选信号由图 3 T C 5 3与 8 5单片机的接口 L 24 01

带串行控制和11路输入的模数转换器TLC2543及应用

维普资讯

带串行控制和 1路输入的模数转换器 TL 2 4 1 C 5 3厦应用R LC A

一1 5

M 0V#0 B, 2M UL AB

MOV 1 1 C P . . 输出方式/道位通

S TB P ;生 Io时钟 E 10产/CI P1 R 0

ADD A, 3 H#0 0 M 0V, R1 AM OV A, R2

DJ , NZ R5 LOOP1; /出另一住 精输

MOV R2A; ,高字节送 R2M OV A .

R4

MOV@R1A .I NC R1

J B ACC. RETUR 1.LS B: MOV R5. O # 8

M OV R3 A,

M0V@R1 A .RET END

LooP2 M OV P1 : C. 2RL A C M0V 1 C P1 . S盯 B Pl 0 CL P1 0 R .

以上程序用累加器和带进位的左循环移位的指令来合成 S I?功能，读人转换结果的第一个字节的第一位到进位 ( ) C位。累加器内容通过进位位左移， 通道选择和方式数据的第一位通过 P11出。然 .输后由 P .高后低的翻转来提供串行时钟。这个 10先时序再重复 7,完成转换数据的第一个字节的传次送。第二个字节由重复 8时钟脉冲和数据传送的次整个序列来传送。

NZ R5 L , oOP2M0V R3. A M0V . A R4

J AC 1 M S B C . BRETURN: RET S TORE: OV . M A R4 ANL A .#0 0 F H kt I I I I I I ★ I I I I I

咨询编号：0 16 00 0I I I I I I I 女 I } I I jk

(上接第 8页)必将造成定时抖动积累。于是，网同从步的角度考虑，为了保证 S DH组网后能够正常运行，同步传输链路应尽量短 .整个链路的 G 82时 1钟节点数应不超过 1,每一个 S O个 DH节点至少应

的时钟信号不是由定时提取电路提出来的，而是由 B单元同步复接出来的，它不需要参考别的时钟( P如 RC)也不需作任何频偏调整。因此，多，当个站采用这种本地线路定时提取方式组联成链状网或环网时，每个站的线路定时都独立 .存在时不钟的转发同题，因而不会造成整个链状网或环网的定时抖动积累。这是一般的 S和 P H设备 DH D无法做到的。

有 2独立的外定时输 A,以保证足够的定时可靠个性。

用 2片 GW78 6 0构成的线路定时网同步方式颇具特色， S网同步方式相比，跟 DH它在线路定时提取过程中几乎设有任何时钟抖动积累。线路定时提取原理如图 5示。所

4 .结束语综上所述，根据不同的设计要求来选择复接芯片时，首先应对各种复接

芯片的功能进行分析，后然分析采用该芯片完成电路设计时的外围电路实现的难易程度，最后考虑复接芯片的性价比。这样设计的电路既能满足要求，又能达到事半功倍的效果。另外，在使用某一芯片时，要尽量挖掘该芯片的潜

当接收到上一站传来的 4 .4Mbts的线路 22 i/信号时，1片 GW 78 (单元 )将其分接成 1 60A 6个 2 i s Mbt的信号，再经另一片 G 78 (/ W 60 B单元 ) 复接、路编码成 4.4 i s线 2 2Mbt的信号输出 ./这时

能，进行灵活搭配使用，这样往往能够开发出意想不到的、性能优异的电路或设备，如本文提到的用 2片 G 78 W 60构成一种独特的本地线路定时提取方案便图 5独特的本地线路定时提取原理图

是如此

咨询编号：0 13 000