SDH_SONET网络同步分层结构的时钟标准及测试(3)

SDH_SONET网络同步分层结构的时钟标准及测试方法

图3：典型电信系统中的时钟。

在一个电信网络中，存在着大量的抖动和漂移源：

* SDH/SONET 网络中的指针调整，它允许虚容器 (VC)/虚支路(VT)在一个 STM-N/OC-N 帧之内前后移动。指针调整用于补偿 VC/VT和STM-N/OC-N 的时钟之间的相位变化。指针调整按一个字节的步幅进行，因而会产生较大幅度的相位噪声。

* 位调整(Bit justification)，用于当 PDH 信号映射到 VC/VT 时对PDH和STM-N/OC-N信号之间的分数频率差异进行补偿。因位调整引起的相位噪声的频率与PDH和STM-N/OC-N信号之间的分数频率差异成正比。

* PDH网络中的位填充(Bit stuffing)，用于对低层信号进行异步多路复接，形成一路高层 PDH 信号。例如，位填充被用于将四路异步E1信号复接成一路E2信号。

* 传输介质(光纤、铜)传播延迟变化，由温度变化引起，也称为日漂移(diurnal wander)。由于环境温度变化很慢，这种类型的漂移一般频率很低。

* 同步元件(DPLL)中的固有漂移。网络通信中使用的 DPLL 通常具有很窄的环路带宽，以便更有效地从输入参考信号中滤除抖动和漂移。虽然窄环带宽对于从参考信号中滤除相位噪声十分有效，但它无法滤除用作 DPLL 主时钟的晶体振荡器产生的本地相位噪声。DPLL

图4：时钟品质鉴定测试装置。对于从其主晶体振荡器产生的相位噪声来说就像一个高通滤波器。例如，