文档分类
Verilog HDL 的2位BCD码加法器
4) 模块连接
三、实验仿真与实现
1) BCD加法器仿真
输入A为24,B为48,当clear复位后,和值S为72,与理论一致,故BCD加法器正常;