数电期末复习提纲(6)

复习

当时的输入信号，而且还取决于电路原来的状态（现态）。

4.时序逻辑电路有同步（各触发器采用同一时钟脉冲触发）和异步（各触发器不是采用同一时钟脉冲触发）之分。

5.数字逻辑电路（各种门电路、触发器、编码器、译码器、计数器、寄存器、RAM存储器、ROM存储器）中，

组合逻辑电路：门电路、编码器、译码器、ROM存储器 时序逻辑电路：触发器、计数器、寄存器、RAM存储器 15.简单组合逻辑电路分析、设计；

1.例9.4。

2.如图所示为一常用组合逻辑电路，试分析其工作原理,填写完成该组合逻辑电路的真值表。