基于VHDL的数字电子钟系统设计(6)

集大集成软件设计,电子钟设计

3、Hour计时模块：

begin

process(clk) begin

if(clk'event and clk='1') then if(q=23) then q<=0;clk1<='1';

elsif q<23 then q<=q+1; clk1<='0'; end if; end if;

end process;

当clk上升沿来临时，hour模块开始从0计数到23，并输出一个控制信号clk1控制day模块，此时clk1=1 ，并回到0然后循环计数，此时clk1=0。由于要求初始时间为14，我们可以利用“signal q:integer:=14;”赋初始值，这样计数器就会从14开始计数。

4、Day计时模块： if setd='1' then

if ds=0 then qd<=qd; else qd<=ds; end if;

elsif (clkd'event and clkd='1') then

if ( yearin rem 4 =0) then

if ((monthin=1) or (monthin=3) or (monthin=5) or (monthin=7) or (monthin=8) or (monthin=10) or (monthin=12)) then-------????

if(qd=31) then qd<=1; clk2<='1';

elsif qd<31 then qd<=qd+1; clk2<='0'; end if;

elsif (monthin=2) then if(qd=29) then qd<=1; clk2<='1';

elsif qd<29 then qd<=qd+1; clk2<='0'; end if;

elsif ((monthin=4) or (monthin=6) or (monthin=9) or (monthin=11)) then if(qd=30) then qd<=1; clk2<='1';