电子技术课程设计讲义(17)

数电课设,长江大学工程技术学院

的信号。

图4 石英晶体振荡器构成的时基电路

（4）闸门电路

直接用集成门电路构成。

（5）逻辑控制电路

由图2中的各信号时序关系可知，时基信号II产生的下降沿触发锁存信号Ⅳ的产生，锁存信号Ⅳ的下降沿又触发清零信号V的产生。根据这种时序关系，锁存信号Ⅳ和清零信号V均可由单稳态触发器产生，可选用集成单稳态触发器74LS121或者74LS123。

集成单稳态触发器的输出脉冲宽度tw由外接的R、C元件决定，如果采用74LS121，

tw=0.7RC，如果采用74LS123，tw=0.45RC。在进行电路设计时，选取适当的R、C，

只要锁存信号Ⅳ和清零信号V的脉冲宽度相加不超过1秒即可。

图5为集成单稳态触发器74LS123构成的逻辑控制电路，时基信号II从第1个单稳态触发器的触发信号输入端1脚输入，输出端13脚产生高电平有效的锁存信号Ⅳ，并同时作为第2个单稳态触发器的触发信号输入到9脚，输出端5脚产生高电平有效的清零信号V。