电子技术课程设计讲义(8)

数电课设,长江大学工程技术学院

图5 整点报时电路之二

（4）要求在差10秒为整点时产生每隔1秒鸣叫1次的响声：共叫5次，每次持续1秒，前4声为低音500Hz，后1声为高音1KHz 。其主要思路是：设4声低音分别发生在59分51秒、53秒、55秒、57秒，最后1声高音发生在59分59秒，它们的持续时间均为1秒。如表1所示。

表1 秒个位计数器的状态

数电课设,长江大学工程技术学院

由表可知，当Q3 为“1”时，高音1kHz输入声响电路；当Q3 为“0”时，低音500Hz

、分个位的Q3Q0为“11”、秒十位的Q2Q0为输入声响电路。且只有当分十位的Q2Q0为“11”

、秒个位的Q0为“1”时，才会有信号输入到声响电路而发出声音。这一功能可以由“11”

若干个集成门来实现。见图6所示。

图6 整点报时电路之三

5. 定时闹钟功能

数字钟在预定的时刻发出信号驱动声响电路而发出声音。要求闹钟的开始时刻与声响持续时间均满足规定的要求。如：预定时刻到时发出闹钟信号，持续时间为1分钟或不限或仿广播电台报时（4低音1高音的顺序，高音的结束时刻为整点时刻）等。具体设计方案有如下2种：

（1）利用多片比较器实现，预置闹钟时间为二进制数形式。将当前时间与预置闹钟时间进行比较，当两者相等时，发出闹钟信号。在该方案基础上采用多片BCD码编码器，可使预置闹钟时间为十进制数形式。

（2）用多个三输入与门实现，预置闹钟时间为二进制数形式。时、分和秒计数器的十位及个位输出端分别接到各自的三输入与门，共需要6个三输入与门。再将6个三输入与门的输出相与而得到闹钟信号。这种方案的缺点是当预置闹钟时间改变时，电路的接线也要相应变化。

三、集成电路及元件选择

“秒脉冲产生电路”采用32768Hz晶振、CD4060 和集成D触发器74LS74；“60进制计数器”、“24进制计数器”采用74LS90；“译码显示电路”采用CD4511和共阴极数码管；其它扩展功能电路依据不同的电路方案而选择相应的元器件。

四、原理图绘制与电路仿真

用proteus软件绘制出该电路的原理图，对所设计的电路进行仿真实验。在仿真实验过