FPGA实现双向IO口与时钟芯片的例子

黑金开发板建模篇的实验十三。这个例子包含了IO口的使用、状态机以及完成状态标志的巧妙用法，可以多参考一下其写法。我认为这个例程包含了建模篇大部分的精华和常用方法。 下面将这个例子的全部内容拷贝下来，以备不时之需。也可以提供给需要的网友来参考。

各.v文件的组成架构如下图所示。

module exp13_demo

(

CLK, RSTn,

RST,

SCLK,

SIO,

LED

);

input CLK;

input RSTn;

output RST;

output SCLK;

inout SIO;

output [3:0]LED;

reg [3:0]i;

reg [7:0]isStart;

reg [7:0]rData;

reg [3:0]rLED;